PAT-NO:

JP402071556A

- DOCUMENT-IDENTIFIER: JP 02071556 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

March 12, 1990

INVENTOR-INFORMATION:

NAME NITAYAMA, AKIHIRO TAKATOU, HIROSHI HORIGUCHI, FUMIO MASUOKA, FUJIO

**ASSIGNEE-INFORMATION:** 

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP63223008

APPL-DATE:

September 6, 1988

INT-CL (IPC): H01L027/092, H03K017/687, H03K019/0944

US-CL-CURRENT: 257/328, **257/332**, 257/333

# ABSTRACT:

PURPOSE: To make effective the inhibition of a leakage current in an inverter circuit as well as to contrive an increase in the effectiveness of inhibition of the effect of hot carriers without making large the occupation area of the circuit by a method wherein a MOS transistor of a vertical structure in which the sidewalls of columnar semiconductor layers are used as channels is used.

CONSTITUTION: An n-type well 2 and a p-type well 3 are formed in an Si substrate 1, columnar Si layers 5 and 6, which are respectively surrounded with each groove 4 and protrude insularly, are formed in the respective well regions and a P-channel MOS transistor Qp and an N-channel MOS transistor Qn are formed. That is, each gate oxide film 7 is formed on the outer peripheral surfaces of the layers 5 and 6 in the grooves 4 and each gate electrode 8 is formed in such a way as to encircle these outer peripheries. After the

formation of these electrodes 8, P-channel side source and drain layers 9 and 10 and N- channel side source and drain layers 11 and 12 are formed by ion-implanting an impurity. The subthreshold characteristics of a MOS transistor constituted in such a way are steep and its switching is very small. As a result, stand-by current in an inverter circuit is effectively inhibited.

COPYRIGHT: (C)1990,JPO&Japio

# ◎ 公 開 特 許 公 報(A) 平2-71556

⑤Int.Cl.5

識別記号

庁内整理番号

每公開 平成2年(1990)3月12日

H 01 L 27/092

7735-5F H 01 L 27/08 8214-5 J H 03 K 17/687 321 L

審査請求 未請求 請求項の数 2 (全12頁)

の発明の名称 半導体装置

②特 顧 昭63-223008

29出 願 昭63(1988) 9月6日

@発明者 仁田山 晃寛 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究形像

⑩発 明 者 高 東 宏 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

⑩発明者 堀口 文 男 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑩発 明 者 舛 岡 富 士 雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑪出 願 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

⑩代理人 弁理士 鈴江 武彦 外2名

最終頁に続く

明知普

1. 発明の名称 半導体装置

2. 特許請求の範囲

MOSトランジスタを用いて構成された インバータ回路を含む半導体装置において、前記 インバータ回路を構成するMOSトランジスタは、 半導体基板に溝により形成された柱状半導体層の 例 面 を 取 巻 く よ う に ゲ ー ト 絶 緑 膜 を 介 し て ゲ ー ト 電極が形成され、前記柱状半導体層の上面と前記 満の底部にそれぞれソース、ドレイン層が形成さ れた構造を有することを特徴とする半導体装置。 MOSトランジスタを用いて構成された インバータ回路を含む半導体装置において、前記 インバータ回路を構成するMOSトランジスタは、 半導体装板に満により形成された柱状半導体層の 側面を収巻くようにゲート絶縁膜を介してゲート 電極が形成され、前記柱状半導体層の上面と前記 沸の底部にそれぞれソース、 ドレイン 層が形成さ れ、かつチャネル反転時に前紀滯底部のドレイン

脳から伸びる空乏層によって前記住状半導体層領域がその下の半導体層領域から電気的に分離される構造を有することを特徴とする半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は半導体装置に係り、特にディジタル 集積回路の基本回路であるインバータ回路部の改 良に関する。

(従来の技術)

半導体集積回路、なかでもMOSトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているMOSトランジスタはサブミクロン領域まで散細化が進んでいる。ディジタル回路の基本回路はインバータ回路であるが、このインバータ回路を構成するMOSトランジスタの微細化が進むと様々な弊害が出てくる。第1に、MOSトランジスタのゲート寸法が小さくなると、いわゆる短チャネル効果によってソース・ドレイン間にパン

チスルーが生じ、リーク電流を抑制することが困 難になる。その結果インバータ回路のスタンバイ 低流は増加する。第2に、MOSトランジスタの 内部電界が高くなり、ホット・キャリア効果によ ってトランジスタのしきい値や相互コンダクタン スの変動が生じ、トランジスタ特性の劣化、そし て回路特性(動作速度、動作マージンなど)の劣 化が生じる。第3に、微細化によりゲート長が短 くなったとしても、必要な危流量を確保するため にはゲート幅はある程度以上とらなくてはならず。 その結果イナンバータ回路の占有面積を十分に 小さくすることが難しい。例えばダイナミック RAM (DRAM) において、メモリセルの敬和 化技術が目覚ましく進んでいるが、周辺回路では 必要な電流量を確保する上でゲート幅を小さくす る訳にはいかない部分が多く。これがDRAMチ ップ全体としての小型化を阻害している。

# (発明が解決しようとする課題)

以上のように従来のMOS集積回路技術では、 インバータ回路のリーク電流の抑制が困難であり。

ッショルド・スイングが極めて小さい。これは後 に詳細に説明するように、ゲートのチャネルに対 する制御性が強いことによる。このためインパー 夕回路のスタンバイ電流は効果的に抑制される。 また柱状半導体層の側壁がチャネル領域となり。 チャネル領域が通常の平面構造のMOSトランジ スタのようにフィールド領域に接する部分がない。 従ってフィールド端の高電界のチャネル領域への 影響ということがなく、ホット・キャリア効果が 抑制される。また,占有面積を大きくすることな く,柱状半導体層の高さ,即ち溝の深さを大きく してチャネル县を長くすることができ,これもホ ット・キャリア効果の抑制に有効となる。そして このホット・キャリア効果の抑制により、高信額 性のインバータ回路が得られる。更に,柱状半導 体層の周囲を取り囲むようにチャネル領域を設け るため,大きいゲート幅を小さい占有面積内に実 現することができ,ある程度大きい電流量を必要 とする部分で特に占有面積縮小に大きい効果が得 られる。更に,チャネル反転時に澆底部のドレイ

ホット・キャリア効果による信頼性の低下が生じ、 また必要な電流量確保の要請から回路の占有面積 をなかなか小さくできない、といった問題があっ

本発明は、この様な問題を解決したインバータ 回路を含む半導体装置を提供することを目的とする。

#### [発明の構成]

#### (塩断を解決するための手段)

本発明は、インバータ回路を構成するMOS
トランジスタを、半導体基板上に沸によって形成された柱状半導体層を用いて構成する。具体的に本発明でのMOSトランジスタは、柱状半導体層を取り囲むようにその側面にゲート絶縁膜を介してゲート電極が形成され、柱状半導体層の上面と清底部にそれぞれソース、ドレイン層が形成された構造とする。

#### (作用)

本発明の構造においては、MOSトランジス タのサブスレッショルド特性が急峻で、サブスレ

ン届から仲びる空乏層が柱状半導体層領域をその下の半導体層領域から電気的に分離するような構造とすることにより、 基板バイアス依存性が極めて小さい特性が得られ、これも回路の信頼性向上に大きく寄与する。

#### (実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図(a)(b)は、一実施例のCMOSインバータ回路の平面図と等価回路図である。第2図(a)、(b)、(c)および(d)はそれぞれ、第1図(a)のA-A′、B-B′、C-C′およびD-D′断面図である。シリコン 基板1に n型ウェル 2 およびp型ウェル 3 が形成されてれてれのウェル領域に 溝4 に 囲まれて 島状に 突起する 住状シリコン 暦 5 および 6 に それぞれ p チャネルMOSトランジスタ Q p が 形成されている。 M O S トランジスタ Q p 、 な に 各 住状シリコ

ン暦5、6の側壁全体をチャネル領域として、縦 型構造をもって構成されている。即ち,満4内に 必要な案子分離酸化膜が形成され、シリコン層5。 6の外周面にはゲート酸化酸7が形成され、この 外周を取り囲むようにゲート電極8が形成されて いる。このゲート電極8は例えば、p+ 型または n + 型多結晶シリコン膜を堆積し、これをレジス トプロセスと反応性イオンエッチング等の異方性 エッチングにより柱状シリコン層5および6の側 面部と、両トランジスタのゲート電極の結合部と なる平坦部に残すことにより得られる。このゲー ト枢極8の形成後、p型不純物のイオン注入によ って p チャネル側のソース、ドレイン暦 9、10、 続いて n 型不純物のイオン注入により n チャネル 倒のソース、ドレイン脳 1 1 , 1 2 が形成される。 ソース暦9、11はそれぞれ柱状シリコン暦5。 6の上面に形成され、ドレイン層10、12は満 4の底部に形成される。こうして素子形成された 拡板は、CVD酸化膜13により覆われ、これに コンタクト孔が開けられてAL膜の蒸着、パター

ニングにより、必要な端子配線、即ちVcc配線 14、Vss配線、入力端子(Vin)配線16、 出力端子(Vout )配線17が形成されている。

この実施例ではインバータ回路の動作における 各トランジスタのチャネル反転時に、それぞれの 柱状シリコン暦領域がドレイン層から伸びる空乏 層により、それ以下の領域から電気的に分離され る状態となるように、素子パラメータが設定され ている。具体的にpチャネルMOSトランジスタ Qp頗についてその様子を第3図に示す。満底部 に形成されたドレイン12から挟み込むように伸 びる空乏届19が互いに接触する状態になると、 柱状シリコン暦6はその下の装板領域からは分離 されてフローティング状態になる。例えばこのよ うな条件を満たすためには、p型ウェル3の不純 物 過度を 3 × 1 0 16/cm 3 、 柱状 シリコン 層 3 の 幅を1μπ、ゲート酸化胰厚を120人とすれば よい。nチャネル側についても同様の条件を満た すようにする。

この実施例によるインパータ回路の利点を、従

来構造と比較しながら具体的に明らかにする。こ の実施側の構造では、MOSトランジスタのチャ ネル長はほぼ、溝4の深さである。いま必要なチ ャネル幅が、 p チャネルMOSトランジスタ Q p で 1 2 μ m , n チャネル M O S トランジスタで 6 μπとする。柱状シリコン暦 5 および 6 のパタ ーン幅を1μπとすると、それぞれのパターン長 さを5 μ π および 2 μ π とすることにより、 希望 するチャネル幅が得られる。このとき第1図(a) のパターンでの占有面積はほぼ、 3.25×10= 32.5 μ m<sup>2</sup> である。比較のため、従来の平面構造 で同様の電流駆動能力をもつCMOSインバータ 回路を構成した場合のパターンを、第18図に 示す。チャネル長はpチャネル、nチャネル共に 0.5 μπとし、チャネル幅は、ρチャネル側が 12μπ, пチャネル側が6μπである。このとき インパータ回路の占有面数はほぼ、8 × 21-83 µ m 2 となる。

以上の比較結果から明らかなように、この実施例によれば、回路占有面積を大幅に低減すること

第14図(a)(b)は、それぞれ従来の平面 構造 p チャネルM O S トランジスタと実施例の p チャネルM O S トランジスタのサブスレッショル ド特性を示している。チャネル幅/チャネル長は いずれも、W/L=8.0 μπ/0.8 μπである。 この実施例でのチャネル幅Wとチャネル長しの関 係を第13図に判り易く示した。ゲート酸化膜も 等しく200人であり、測定条件はドレイン電圧 V d = 0.05V とし、基板パイアスは V sub = 0. 2, 4, 6と変化させた。この実施例のトランジ スタでは従来構造と比較して明らかにサブスレッ ショルド特性が急峻である。またそのスイングS ( - d V g / d (log I d ) ) が, 従来構造では 98m V / decadeであるのに対し、この実施例では、 72m V / decadeと非常に小さい。これはこの実施 例の場合,ゲートのチャネルに対する制御性が強 いことを示している。そしてこのサブスレッショ ルド特性のため、この実施例ではインバータ回路 のスタンバイ電流を抑制することができるという 利点が得られる。 第14図 (a) (b) の比較か ら明らかなようにこの実施例においては、ドレイ ン電流が立上がる領域即ちチャネル反転を生じる 領域での基板バイアスV sub によるバラツキがな い。これは,第3図で説明したようにこの実施例 の場合、チャネル反転時には、ドレイン層からの 空乏層によりトランジスタ部分が実質的にそれ以

第 1 7 図 ( a ) ( b ) は、従来構造と本発明の構造でのトランジスタの静特性を比較して示している。チャネルែWとチャネル長しが、W/Lー4.0 μπ/0.8 μπ, ゲート酸化胰厚が Tox=200Å, 法板バイアス電圧が V sub = 0 V であ

り、第16図に示すように従来構造ではこれが占有面積5 × 6 = 30 µ m² に形成され、本発明においては5 × 2.4 = 12 µ m² に形成されている。以上のように本発明のものではトランジスタ面積が1 / 2 以下であっても、従来構造と等しいドレイン電流が得られており、高い駆動能力をもっている。従って本発明の実施例により、各種集積回路の高集積化を図ることができる。

上記実施例では、nチャネルMOSトランジスタのゲート電極のでは、nチャネルMOSトランジ電極タのゲート電流のかった。pチャネルののおった。pチャネルののがからであるの実施ののパターンを第1回のゲート電極81とnチャネル側のゲート電極81とnチャネル側のゲート電極81とnチャネル側のゲート電極81とnチャネル側のゲート電極82を続いている。これにより、位かに面積は増加するの特性の最適化が可能になる。

本発明は、CMOSインバータ以外のインバー 夕回路にも同様に適用することが可能である。そ のような他の実施例を次に説明する。なお以下の 図面で、第1図、第2図と対応する部分にはそれ らと同一符号を付して詳細な説明は省略する。

第5図(a)(b)は、E/R型インバータ回路の実施例を示す平面図とその等価回路の図を示す平面図とそれである。 P 型 の M の A ー A ′ 、 B ー B ′ 断面図をのものでものでものである。 P 型 いいとの実施例と同様により住状シリコに 6 と 形成し、このは状シリコイブの M O S トラランの M O S トラランの A で を で は で な で な で と で の な で な ご の A で な と し て 、 例 え ば る シリコン 膜による 抵抗体 2 0 を 形成している。

この実施例によれば、第1図と比較して明らかなように更に占有面積の縮小が可能になる。

第7図(a)(b)は、E/D型インバータの 実施例を示す平面図とその等価回路である。第8 図(a),(b)はそれぞれ、第7図(a)のA ーA', B-B'断面図である。この実施例では、

第 9 図(a)(b)は、E / E 型インバータ回路の実施例の平面図とその等価回路である。第 1 0 図(a)、(b)はそれぞれ、第 9 図(a)のA - A′、B - B′断面図である。この実施例は、ドライバ、負荷共にE タイプ、n チャネルM O S トランジスタ Q N E 1 、 Q N B 2 としている点、および負荷側のゲートを V c c 配線 1 4 に 接続している点を除き、先の実施例と同様である。第 1 1 図(a)(b)は、ダイナミック型イン

第11図 (a) (b) は、タイデミック空インパータ回路の実施例の平面図とその等価回路である。第12図 (a), (b) はそれぞれ、第11図 (a)のA-A', B-B'断面図である。こ

たチャネル領域がフィールドに接していないために, ホットキャリア効果に対する耐性が強く, 回路特性の優れたインバータ回路が得られる。更に, サブスレッショルド特性の改善によって, スタンバイ時の消費電流も大きく低減できる。

### 4. 図面の簡単な説明

第1図(a)(b)は、本発明の一実施例の CMOSインバータ回路を示す平面図とその等価 回路図、第2図(a)~(d)はその各部断面図、 第3図は、上記実施例のトランジスタの動作時の 特性を説明するための図、第4図は、第1図(a) のゲート電極を独立にした実施例を示す平面図。 第5図(a)(b)は、E/R型インバータ回路の の実施例を示す平面図とその等価回路図、第7図は、Eグ E型インバータ回路の実施例を示す平面図とその 等価回路図、第8図(a)(b)はその各部断面 図、第9図(a)(b)はその各部断面図、第11図 の実施例は、負荷側のゲート端子に対して独立の 端子配線22を設けて、入力端子 Vinの反転増幅 された信号 oB が入るようにしている点を除き。 基本的に先の実施例と同じである。

以上のE/R型インバータ、E/D型インバータ、E/E型インバータ、ダイナミック型インバータ、ダイナミック型インバータ、ガイナミック型インバータ、ガイナミック型インバータ、ガイナミックのみで構成されており、ウェル分離領域を必要とせず、それだけ工程が簡単であり、また占有面積の協のは、pチャネルMOSトランジスタのみを用いて協成することが可能を開いては、ゲート電極が住状半導体層の外間を完全に取団む場合のみ示したが、ゲート電極が完全な関路を構成しない場合も本発明は有効である。

## [発明の効果]


以上述べたように本発明によれば、柱状半導体 層の側壁をチャネルとする縦構造のMOSトラン ジスタを用いることにより、占有面積を大幅に小 さくしたインバータ回路を得ることができる。ま


(a) (b) は、ダイナミック型インバータ図 (a) (b) は、ダイナミック型インバ第12図 (a) (b) に 図とそのの面図、第13図(a) (b) は第1図の実施例のアチャル M O S トランスタ構造を模式的のアチャ 体性 (b) なり、第14回の実施のアナド特性 (b) なり、第14回のアナド特性 (b) なり、第15回のアナド特性 (b) なり、第15回のアナド特性 (b) なり、第15回のアナトシンのでは、第15回のでは、第15回のでは、第15回のでは、第15回のでは、第15回のでは、第15回のでは、第15回のでは、第10回のでは、第1回のでは、第回のでは、第回のでは、第回のでは、第回のでは、第回のでは、1回のでは


1 … シリコン基板、 2 … n 型ウェル、 3 … p 型ウェル、 4 … 沸、 5 、 6 … 柱状シリコン層、 7 … ゲート酸化膜、 8 … ゲート電極、 9 、 1 0 … p 型ソース、ドレイン層、 1 1 、 1 2 … n 型ソース、


ドレイン層、 1 3 ··· C V D 酸化膜、 1 4 ~ 1 7 ··· A & 配線、 1 9 ··· 空乏層。


出願人代理人 弁理士 鈴江武彦





























第1頁の続き

Solnt. Cl. 5

識別記号

庁内整理番号

H 03 K 17/687 // Н 03 K 19/0944

8326-5 J // H 03 K 19/094

Α

手統袖正告(方式) 63,12.20 昭和 年 月

特許庁長官 吉 田 文 毅 殿

1. 事件の表示 特願昭 6 3 - 2 2 3 0 0 8 号

2. 発明の名称

半導体装置

額正をする者
 事件との関係 、特許出願人
 (807) 株式会社 東芝

昭和63年11月29日

- 4. 代理 人 東京都千代田区蔵が関3丁目7番2号 UBEビル 〒100 電話 03(502)3181(大代表) (5847) 弁理士 鈴 江 武 彦(全分が) 5. 補正命令の日付
- 6. 稲正の対象



7. 補正の内容

の (1) 図面第5葉中に、別紙<del>に集記する</del>通り第6 図の分図番号「(a)」を加入する。

(第6図、第5図ともに内容に変更なし)

